ایران ترجمه – مرجع مقالات ترجمه شده دانشگاهی ایران

نسل جدید ماسفت / SOI MOSFETs

نسل جدید ماسفت / SOI MOSFETs

نسل جدید ماسفت / SOI MOSFETs – ایران ترجمه – Irantarjomeh

 

مقالات ترجمه شده آماده گروه برق – الکترونیک

مقالات ترجمه شده آماده کل گروه های دانشگاهی

مقالات رایگان

مطالعه ۲۰ الی ۱۰۰% رایگان مقالات ترجمه شده

۱- قابلیت مطالعه رایگان ۲۰ الی ۱۰۰ درصدی مقالات ۲- قابلیت سفارش فایل های این ترجمه با قیمتی مناسب مشتمل بر ۳ فایل: pdf انگیسی و فارسی مقاله همراه با msword فارسی  

چگونگی سفارش

الف – پرداخت وجه بحساب وب سایت ایران ترجمه (شماره حساب) ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.com شامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر

مقالات ترجمه شده آماده گروه برق - الکترونیک - ایران ترجمه - Irantarjomeh

شماره ۴۷
کد مقاله ELC47
مترجم گروه مترجمین ایران ترجمه – irantarjomeh
نام فارسی نسل جدید SOI MOSFETs
نام انگلیسی
The New Generation of SOI MOSFETs
تعداد صفحه به فارسی ۲۱
تعداد صفحه به انگلیسی ۱۳
کلمات کلیدی به فارسی MOSFET
کلمات کلیدی به انگلیسی

MOSFET

مرجع به فارسی ژورنال علوم اطلاعات و تکنولوژی
مرجع به انگلیسی

ROMANIAN JOURNAL OF INFORMATION SCIENCE AND TECHNOLOGY

قیمت به تومان ۵۰۰۰
سال ۲۰۰۸
کشور رومانی
نسل جدید  ماسفت 
 SOI MOSFETs
ژورنال علوم اطلاعات و تکنولوژی، رومانی
۲۰۰۸
چکیده
MOSFET کلاسیک در حال رسیدن به محدوده های مقیاسی خود بوده و از این طریق ابزاره‌های جایگزین «انتهای نقشه راه» مورد بررسی قرار گرفته اند. در بین انواع مختلف ابزاره‌های SOI پیشنهاد شده، یکی از آنها از برجستگی قابل توجهی برخوردار می‌باشد: «ترانزیستور اثر میدانی چند گیتی» (FTE چندگیتی). این ابزاره از یک شکل کلی سیم- مانند برخوردار می‌باشد. FETهای چند گیتی بطور متعارف تحت عناوینی چون «ترانزیستورهای چند-گیتی»، «Fin-FETs» ، «ترانزیستورهای سه-گیتی»، «ترانزیستورهای GAA» و غیره خوانده می‌شوند. مقاله جاری نسبت به تشریح دلایل ارتقا از ساختارهای تک گیتی به چند گیتی اقدام خواهد نمود. علاوه بر این برخی از چالش‌های مربوطه در زمینه ابزاره‌های بسیار کوچک نظیر اثرات نوسان ناخالص سازی و اثر تحدید کوانتومی‌مورد بررسی قرار خواهند گرفت.
۱- مقدمه
بهره گیری از بسترهای سیلیکون بر عایق (SOI) برای تولید روند کلی محصولات نیمه رسانا نظیر ریزپردازنده‌ها باعث شده است تا تحقیقات مربوط به SOI از یک انگیزه مضاعف و غیرقابل پیش‌بینی برخوردار گردد. در گذشته، ساختارهای ترانزیستورهای جدیدی که بوسیله دانشمندان SOI پیشنهاد شده بود غالباً تحت عنوان یک مضمون غیرعملی و نامتعارف شناخته شده بودند، اما موفقیت اخیر SOI در رشته تولید ریز پردازنده ها در نهایت باعث شده است این تکنولوژی از اعتبار قابل توجه و شایستگی مطلوبی برخوردار گردد. ساختار کلاسیک CMOS به محدوده های مقیاسی خود رسیده است و هم اکنون ابزاره‌های جایگزین تحت عنوان «انتهای نقشه راه» مورد بررسی قرار گرفته‌اند. در بین انواع مختلف ابزاره‌های SOI که جهت تسکین این مشکل معرفی شده اند، می‌توان به یکی از آنها بصورت شاخص اشاره نمود: ترانزیستور اثر میدانی چند گیتی(FET چندگیتی). این ابزار از یک شکل کلی مفتولی برخوردار بوده و دارای الکترود گیتی  می‌باشد که کنترل کننده سیر جریان بین سورس و درین خواهد بود. FET های چندگیتی بطور متعارف تحت عنوان «ترانزیستورهای ‌چندگیتی»، FinFET ها، «ترانزیستورهای ‌سه‌گیتی»، «ترانزیستورهای جامع-گیت» و غیره شناسایی می‌شوند. راهکارهای مشخص شده در مضمون «نقشه راه تکنولوژی بین المللی برای نیمه رساناها» (ITRS) بر اهمیت این ابزاره ها صحت گذاشته و بر این مبنا آنها را تحت عنوان «ابزاره‌های CMOS غیر-کلاسیک پیشرفته» معرفی نموده است.
 ۲- چشم اندازهای تاریخی
اولین موضوع مورد بحث قرار گرفته در زمینه ترانزیستور MOS دوگیتی (DGMOS) بوسیله تی‌سکی‌گاوا و وای.هایاشی به سال ۱۹۸۴ انتشار یافت. مقاله مذکور معرف آن می‌باشد که می‌توان نسبت به حاصل آوردن کاهش قابل ملاحظه‌ای در زمینه اثرات کانال کوتاه از طریق پوشش ساندویچی یک ابزاره SOI کاملاً تهی شده بین دو الکترود گیتی که به یکدیگر متصل شده اند، اقدام نمود. این ابزاره بنام XMOS نامیده شد، چرا که سطح مقطع آن همانند حرف یونانی  می‌باشد. با استفاده از این پیکربندی، کنترل بهتری در مقایسه با ابزاره‌های متعارف SOI MOSFET برای ناحیه تهی کانال حاصل شده است و علی‌الخصوص اثر میدان الکتریکی درین بر روی کانال کاهش یافته است که خود سبب کاهش کانال کوتاه می‌شود. در سال ۱۹۸۷، بالسترا و همکاران خصیصه مهم دیگری را تحت عنوان MOSFETs گیت-دوبل کشف نمودند: این خصیصه واژگونی حجم (Volume inversion) خوانده شده است و بعنوان پدیده‌ای می‌باشد که در یک لایه بسیار نازک (یا باریک) SOI MOSFETs چند گیتی رخ می‌دهد و علت آن این است که حامل های واژگونی در نزدیک سطح مشترک Si/SiO۲ محدود نشده اند، همانگونه که این موضوع بوسیله فیزیک ابزاره‌های کلاسیک پیش بینی شده است، بلکه در مقابل آنها نسبتاً در سطح لایه تحدید گردیده اند.  واژگونی حجم در ابتدا  به سال ۱۹۹۰ در MOSFET های جامع- گیت (GAA) مشاهده شد. GAA MOSFET اصلی دارای یک الکترود گیت پلی‌سیلیکون بوده است که اطراف کل ناحیه کانال را پوشانده است. بواسطه آنکه پهنای این ابزاره بسیار بزرگتر از ضخامت لایه سیلیکون می‌باشد، ابزاره‌ GAA اصلی در حقیقت یک ابزاره دو گیتی خواهد بود و مشارکت گیتهای حایل در زمینه کنترل الکترواستاتیک این کانال ناچیز بحساب می‌آید (شکل‌های ۱ و ۲). از جمله دیگر موارد کاربردی MOSFET های گیت دوبل عبارتند از:  DELTA FET، FinFET، MOSFET سیلیکون بر هیچ چیز، XMOS چند فین (MFXMOSSOI MOSFET مفتولی – مثلثی و SOI MOSFET کانال- .
۳- کنترل الکترواستاتیک
اثرات کانال کوتاه به هنگامی‌رخ خواهند داد که کنترل ناحیه کانال بوسیله گیت تحت تأثیر خطوط میدان الکتریکی از سورس و درین قرار گرفته باشد.
در یک ابزاره‌ بالک، خطوط میدان الکتریکی از طریق نواحی تهی که در ارتباط با پیوندها می‌باشند انتشار می‌یابند. تأثیر آنها روی این کانال را می‌توان از طریق تراکم ناخالصی در ناحیه کانل به حداقل رساند. متاسفانه، در ابزاره های بسیار کوچک، تراکم ناخالصی، برای عملیات مناسب ابزاره، بسیار بالا خواهد بود (۱۰۱۹ cm). در یک ابزاره (FDSOI) SOI کاملاً تهی شده، اغلب خطوط میدانی قبل از دسترسی به ناحیه کانال بسمت اکسید مدفون (BOX) انتشار می‌یابند. اثرات کانال کوتاه را می‌توان در FDSOI MOSFET ها با استفاده از یک اکسید مدفون نازک و یک صفحه زمین کاهش داد. با این وجود، این دیدگاه، دارای معضلی مرتبط با ظرفیت پیوند افزایش یافته و اثر بدنه نیز می‌باشد. بر این مبنا، یک پیکر بندی ابزاره های بسیار کاراتر با استفاده از ساختار ترانزیستور گیت دوبل حاصل آمده است. خطوط میدان الکتریکی از سورس و درین در زیر بستر این ابزاره در انتهای الکترود گیت قطع شده و بنابراین نمی‌تواند به ناحیه کانال دسترسی داشته باشد. دو مضمون مشهود اثر کانال کوتاه عبارتند از: کاهش دیواره درین القاء شده (DIBL) و افت آرام ولتاژ آستانه اثر کانال کوتاه (SCE). در اینجا پارامتری بنام «جامعیت الکترو استاتیک» (EI) وجود دارد که می‌تواند در ارتباط با DIBL و SCE باشد و تشریح کننده کیفیت کنترل الکترواستاتیک این کانال بوسیله گیت خواهد بود.
۴- رهنمودهایی در زمینه طراحی ابزاره های چند گیتی
مشاهدات ذیل را می‌توان با توجه به طول طبیعی (و ظر به اثرات کانال کوتاه) مد نظر قرار داد. طول طبیعی را می‌توان از طریق تقلیل اکسید گیت، ضخامت لایه سیلیکون و با استفاده از یک دی الکتریک گیت high-k بجای SiO۲ کاهش داد. علاوه بر این، طول طبیعی بهنگامی‌کاهش خواهد یافت که تعداد گیتها افزایش یابن. در ابزاره‌های بسیار کوچک، کاهش ضخامت اکسید زیر ۱٫۵ نانومتر باعث بوجود آمدن مشکلات جریان تونلینگ گیت می‌شود. با استفاده از ابزاره های چند گیتی، می‌توان یک اکسید گیت نازک را بجای لایه نازک سیلیکون/ نازک سازی فین بکار گرفت، چراکه  در تناسب با محصول  می‌باشد.
تعداد برابر یا هم‌ارز گیت ها (ENG) بصورت اساسی مساوی با تعداد گیت ها (یک سطح مقطع چهار گوش در نظر گرفته می‌شود)، اما این مورد همچنین برابر با تعدادی است که سبب تقسیم  در معادله‌هایی می‌شود که طول طبیعی را تعریف می‌نمایند. بنابراین ما ۱=ENG را برای یک گیت مجزا DSOI MOSFET، ۲- ENG را برای یک ابزاره گیت دوبل و ۴= ENG را برای یک MOSFET گیت چهارگانه خواهیم داشت. ۳= ENG برای ابزاره گیت سه تایی و از طریق انطباقی عجیب، ENG نزدیک به  در یک ابزاره گیت دوتایی، حاصل می‌شود،. در ابزاره -گیت مقدار ENG در محدوده بین سه و چهار، بر مبنای گسترش گیت قرار گرفته در زیر فین تعیین خواهد شد.
۵- اثرات نوسان ناخالصی
اثرات نوسان ناخالصی تصادفی به نظر سبب بروز گوناگونیهای پارامترهای الکتریکی MOSFET های کوچک می‌شوند. یک ابزاره سه گیتی با طول کانال، پهنا و بلندی ۱۰ نانومتری و تراکم ناخالصی ۱۰۱۸ cm دارای یک اتم ناخالص در کانال خود از نقطه نظر آماری می‌باشد. این بدان معناست که برخی از ابزاره ها خالص خواهند شد، در حالیکه برخی از آنها دارای یک یا دو اتم ناخالص می‌باشند. حتی ابزاره های خالص شده نیز حاوی اتم های ناخالص می‌باشند که نشات گرفته از ناخالصی لایه SOI اولیه بوده و همچنین از اثرات آلایندگی تصادفی یا از فرآیند کاشت S/D نشات می‌گیرند.
۶- اثرات تحدید کوانتوم
ضخامت و یا پهنای FET های چند گیتی به مقادیری خواهد رسید که کمتر از ۱۰ نانومتر خواهند بود. تحت این شرایط الکترون ها در چنین کانالی (در صورتی که یک ابزاره N کانالی را بطور مثال مد نظر قرار دهیم) یک گاز الکترونی دوبعدی (DEG۲) (در صورتی که یک ابزاره گیت دوبل را در نظر بگیریم)، یا یک گاز الکترونس تک بعدی (DEG۱)، (در صورتی که یک MOSFET سه گیتی چهار گیتی را در نظر بگیریم، را تشکیل خواهد داد. این تحدید به عنوان مبدا اثر «واژگونی حجم» بشمار آمده و سبب بروز افزایش ولتاژ آستانه و به هنگامی‌خواهد شد که پهنا یا ضخامت ابزاره ها کاهش یافته اند.
محاسبه تراکم یا غلظت الکترون در حضور اثر تحدید نیازمند حل معادله پویسن (Poisson) و معادله خود-سازگاری SchrÄodinger می‌باشد. مثالی از غلظت الکترون محاسبه شده در سطح مقطع یک FinFET، یک MOSFET سه گیتی و یک ترانزیستور تمام گیتی(GAA) برای یک گیت ولتاژ بالاتر از ولتاژ آستانه (VG > VTH) در شکل ۸ مشخص شده است. پهنای فین (Fin) این ابزاره ها ۵ نانو متر می‌باشد. در هر ابزاره می‌توان تراکم نسبتاً بزرگ الکترون در مرکز لایه سیلیکون یا فین را مشاهده نمود، که مترادف با واژگونی حجم می‌باشد. یکی دیگر از ویژگیهای قابل توجه ابزاره‌های نانو سیمی شکل توزیع چگالی حالات (DOS) می‌باشد. این مضمون متشکل از توالی ولتاژهای گذرای کوتاه مدت و نوک تیز خواهد بود. یک DOS نامحدود در انتهای هر زیر باند انرژی یافت می‌شود و پس از آن DOS به عنوان تابع  هر زیر باند کاهش می‌یابد. شکل ۹ نشان دهنده محصول DOS از طریق تابع فرمی- دیراک (Fermi-Dirac) در دمای اتاق برای ابزاره های سه گیتی با یک سطح مقطع ۵nm*5nm و ۱۰nm*10nm می‌باشد. جدایی انرژی بین این ولتاژهای گذار، به هنگامی که ابعاد این ابزاره کاهش می‌یابد، افزایش خواهد یافت.
۷- نتیجه گیری
این مقاله تشریح کننده دلایل ارتقای ساختار تک گیتی به چند گیتی می‌باشد. علاوه بر این، در این مبحث برخی از مسائل مرتبط با ابزاره‌های بسیار کوچک، نظیر اثرات نوسان ناخالصی و اثر تحدید کوانتومی مورد بررسی قرار گرفته‌اند.
لطفا به جای کپی مقالات با خرید آنها به قیمتی بسیار متناسب مشخص شده ما را در ارانه هر چه بیشتر مقالات و مضامین ترجمه شده علمی و بهبود محتویات سایت ایران ترجمه یاری دهید.
تماس با ما

اکنون آفلاین هستیم، اما امکان ارسال ایمیل وجود دارد.

به سیستم پشتیبانی سایت ایران ترجمه خوش آمدید.