1- قابلیت مطالعه رایگان 20 الی 100 درصدی مقالات
2- قابلیت سفارش فایل های این ترجمه با قیمتی مناسب
مشتمل بر 3 فایل:
pdf انگیسی و فارسی مقاله همراه با msword فارسی --
تذکر: برای استفاده گسترده تر کاربران گرامی از مقالات آماده ترجمه شده، قیمت خرید این مقالات بسیار کمتر از قیمت سفارش ترجمه می باشد.
چگونگی سفارش
الف – پرداخت وجه بحساب وب سایت ایران ترجمه (شماره حساب)
ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.com
شامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر --
مقالات آماده سفارش داده شده عرفا در زمان اندک یا حداکثر ظرف مدت چند ساعت به ایمیل شما ارسال خواهند شد. در صورت نیاز فوری از طریق اس ام اس اطلاع دهید.
قیمت
قیمت این مقاله: 32000 تومان
(ایران ترجمه - Irantarjomeh)
توضیح
بخش زیادی از این مقاله بصورت رایگان ذیلا قابل مطالعه می باشد.
شماره
70
کد مقاله
ELC70
مترجم
گروه مترجمین ایران ترجمه – irantarjomeh
نام فارسی
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
نام انگلیسی
Analysis and simulation of continuous-time digital signal processors
تعداد صفحه به فارسی
45
تعداد صفحه به انگلیسی
14
کلمات کلیدی به فارسی
پردازنده های سیگنال دیجیتال زمان پیوسته, فیلترهای دیجیتال زمان پیوسته, طیفهای كوانتیزه سازی, سیستمهای دیجیتال اسنكرون, پردازش سیگنال دیجیتال اسنكرون
کلمات کلیدی به انگلیسی
Continuous-time digital signal processors Continuous-time digital filters Quantization spectra Asynchronous digital systems Asynchronous digital signal processing
مرجع به فارسی
دپارتمان مهندسی برق، دانشگاه كلمبیا، نیویورك، ایالات متحده، الزویر
مرجع به انگلیسی
Signal Processing ; Analog Devices, Somerset, NJ , USA; Electrical Engineering Department, Columbia University, New York, USA, Elsevier
سال
2009
کشور
ایالات متحده
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
دپارتمان مهندسی برق، دانشگاه كلمبیا، نیویورك، ایالات متحده
الزویر
2009
چكیده
در این مقاله پردازنده‌های سیگنال دیجیتال كه زمان پیوسته عمل می‌كنند بررسی شده‌اند. بوسیله مطالعات تحلیلی و شبیه سازی نشان می‌دهیم كه با عمل كردن بدون تایمر نمونه‌برداری در مقایسه با سیستمهای- گسسته در زمان- مرسوم، توان خطای كوانیزه كردن درون باندی كاهش می‌یابد. ما یك هم- ارزی ارائه می‌دهیم كه مطالعه پردازنده‌های سیگنال دیجیتال زمان پیوسته را تسهیل می‌كند و حالت ورودی‌های منفرد سینوسی و همچنین ورودی‌های با توزیع گوسی را با جزئیات بررسی می‌كنیم. توان خطای كوانیزه نمودن درون باندی، در مقایسه با یك سیستم كلاسیك نمونه‌برداری شده با درجه تفكیك یكسان، تا حداكثر 25 دسی‌بل برای یك سیستم 8 بیتی كاهش می‌یابد.
كلمات كلیدی: پردازنده های سیگنال دیجیتال زمان پیوسته، فیلترهای دیجیتال زمان پیوسته، طیفهای كوانتیزه سازی، سیستمهای دیجیتال اسنكرون، پردازش سیگنال دیجیتال اسنكرون
1- مقدمه
پردازنده‌های سیگنال دیجیتال (DSP) متداول در زمان گسسته و دامنه گسسته عمل می‌كنند. گسسته سازی دامنه برای بوجود آوردن امكان استفاده از سخت افزار دیجیتال، كه تنها با صفرها و یك‌ها كار می‌كنند و در نتیجه ایمنی در برابر نویز و برنامه‌پذیری را موجب می‌شوند، ضروری است. همچنین امكان استفاده توسط سخت افزارهای دیجیتال با سیگنال كلاك را ایجاد می‌كند و علاوه بر آن تعداد محدودی داده فراهم می‌كند كه می‌توانند در محیط دیجیتال ذخیره شوند. اما گسسته سازی زمان برای بهره‌برداری از یك سیگنال با دامنه گسسته سخت افزار دیجیتال الزامی نیست. ما DSPهایی را بررسی می‌كنیم كه در زمان پیوسته (CT)]1[ عمل می‌كنند و برای پردازش به صورت بلادرنگ مورد استفاده قرار می‌گیرند. هدف اصلی ما این است كه اصول چنین پردازشی را دریابیم تا توانایی‌های آنها را بوسیله تحلیل و شبیه سازی ارزیابی كنیم و آنها را با پردازنده‌های زمان گسسته مقایسه كنیم. مقالات زیادی در زمینه مسائل سخت‌افزاری مربوط بهDSPهای زمان پیوسته ارائه شده‌اند. برای نمونه، یك بررسی اولیه آزمایشگاهیDSPهای زمان پیوسته در]2[ ارائه شده است و بررسی دقیق تجربی با استفاده از چیپ VLSI با طراحی سفارشی در]3[ ارائه شده كه توضیحات كامل آن در]4[ موجود است. تعمیم ایده DSP زمان پیوسته به فیلترهای موج دیجیتال در]5[ ارائه شده است و بكارگیری ایده DSPزمان پیوسته در حلقه‌های كنترلی دیجیتال در]6[ توضیح داده شده است. با توجه به علاقه فزاینده به DSPهای زمان پیوسته در این مقاله سعی می‌نماییم تا نگاه جامعی به تفاوت‌های بین پردازش زمان پیوسته و پردازش‌های مرسوم ارائه نماییم و مزایای پردازش زمان پیوسته را نشان دهیم. این ارائه با نتایج شبیه سازی و تحلیلی در سطح سیستمی صورت می‌گیرد؛ خوانندگان علاقمند می‌توانند برای اطلاع از جزئیات اجرایی به مراجع فوق‌الذكر مراجعه نمایند ( مراجع بیشتر بعداً در بخش‌های مناسب در این مقاله معرفی خواهند شد).
…
1-1. پیاده سازی‌های متفاوت
ما با امتحان كردن تركیبی آغاز می‌كنیم كه به طور خاص مناسب DAC–DSP–CT ADCها می‌باشد، با نام فیلترهای دیجیتال. یك دلیل برای این مناسب بودن، مستقیم بودن پردازش ورودی بدون نیاز به نگهداری بلند مدت است. دو پیاده سازی FIR ممكن در شكل3 مشخص شده‌اند. در شكل (a)3 سیگنال ورودی، كه از این پس با نام (t)x به آن اشاره می‌گردد، بوسیله یك CT ADC به N شكل موج باینری تبدیل می‌گردد. CT ADC (و همه ADCهای این مقاله) فرض شده است كه دارای حد آستانه‌های با فواصل یكنواخت می‌باشد، یعنی اینكه ADC معادل یك پله ساز یكنواخت است. مجموعه شكل موج‌های (t)bn توصیف دیجیتال از (t)x در زمان t می‌باشند. هر شكل موج(t)bn بوسیله N فیلتر CT FIR یكسان با وزن‌های و تأخیرهای CT، TD، پردازش می‌گردد. N خروجی فیلترهای CT FIR،Sn(t) در بلوك جمع زن وزنی CT تركیب می‌گردند و وارد CT DAC می‌شوند كه خروجی(t)y را می سازد، خروجی سیستم (t)y در شكل(a)3 با این فرض بررسی می‌شود كه محدودیت اندازه كلمه متناهی در DSP وجود ندارد، و درجه تفكیك CT DACبه اندازه كافی می‌باشد كه خروجی جمع زننده CT را كوتاه نكند. هر خروجی FIR بوسیله رابطه زیر تعریف می‌شود:
…
1-2. ملاحظات سخت افزاری
هردوی CT DAC و CT DAC بلوك‌های غیر مرسومی هستند كه برای یك DAC–DSP–CT DAC لازم می‌باشند. یك CT DACمی‌تواند بعنوان یك ADC از نوع سریع(flash) در نظر گرفته شود كه در آن مقایسه كننده‌ها همگی به صورت آزاد عمل می‌كنند. یك CT DACمی‌تواند از یك DAC معمولی نایكویست به همراه یك سیگنال قفلی(latching) غیر همزمان كه در مسیر كلمه دیجیتال ورودی قرار می‌گیرد، تشكیل شود. پیاده سازی‌های متعددی برای هر دو این بلوك‌ها بوسیله این نویسندگان ]4و3[ و دیگران] 14، 10، 9[ انتشار یافته است.
…
ساختار CT DSP می‌تواند با استفاده از یكDSP معمولی بعنوان الگوی اولیه بدست آید. برای مثال، می‌توان این موضوع را با بررسی شكل‌های3 و 6 مشاهده نمود، كه در آنها نمونه‌های فیلترهای دیجیتال زمان پیوسته FIR و IIR با یك پیاده سازی معمولی برابری می‌كنند. این موضوع در]5[ نیز نشان داده شده است كه در آن پیاده سازی فیلترهای دیجیتال موج، یك‌‌ساختار مرسوم به یك CT DSPتبدیل شده و باعث بهبود كاركرد گشته است. در نهایت در]14، 3[ فیلترهای CTFIR بدون استفاده از هیچ ضرب كننده‌ای بر اساس طراحی‌های شكل(b)3 و تركیب شمارنده افزایشی/كاهشی و ضرب كننده سری، ایجاد شده‌اند. روش‌های عبور غیر همزمان برای كنترل مناسب جریان زمان پیوسته سیگنال‌های دیجیتال مورد استفاده قرار گرفته‌اند. مرجع]4[ را برای جزئیات بیشتر مشاهده نمایید. به صورت نظری هر ساختار فیلتر رایجی می‌تواند با تنها جایگذاری بلوك‌های دیجیتال رایج با نمونه‌های CT آنها، به صورت یك CT DSP پیاده سازی شود. در نتیجه تعداد ضرب كننده‌ها در هر دو روش به طور كلی یكسان است. بلوك‌های تأخیر رایج زمان گسسته با بلوك‌های تأخیر زمان پیوسته متناظر جایگذاری می‌شوند، همانگونه كه در مثال شكل(a)3 مشاهده می‌شود. پیاده سازی‌های عملی چنین تأخیرهای زمان پیوسته به صورت مفصل مورد مطالعه قرار گرفته است و در]18[ به آنها اشاره شده است. تنها یك جنبه پیاده سازی وجود دارد كه برای آن این تناظر بین پیاده سازی‌های زمان گسسته و زمان پیوسته از هم گسسته می‌شود: تایمر. با اینكه تایمر یك بخش اساسی در هر پیاده سازی زمان گسسته می‌باشد در روش CT هیچ زمان سنجی وجود ندارد، در عوض پردازنده كاملاً بر اساس سیگنال‌ها عمل می‌كند. این موضوع همانگونه كه قبلاً در مقدمه بیان شد، باعث اتلاف توان می‌گردد كه با كاهش فعالیت ورودی، كاهش می‌یابد.
…
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
2- سیستم معادل DAC– DSP– CT DAC
شكل(a)7 بلوك دیاگرام یك DAC– DSP– CT DAC را نشان می‌دهد، سیگنال از چپ به راست ابتدا از یك CT DAC Nبیتی و سپس از یك CT DSP عبور می‌كند. سیگنال از یك CT DSP به صورت یك كلمه P بیتی خارج می‌شود و سپس بوسیله یك CT DACM بیتی به فرم آنالوگ تبدیل می‌شود. DAC– DSP– CT DAC می‌تواند خطی یا غیر خطی، با حافظه یا بدون حافظه باشد. وضوح خروجی CTDACكه Mمی‌باشد ممكن است با درجه تفكیك خروجی CT DSP كه P می‌باشد یكسان نباشد و مشخص كننده احتمال كوتاه كردن كلمه دیجیتالی می‌باشد. در بخش‌های بعدی این موضوع بیشتر مورد بحث قرار خواهد گرفت. شكل(a)7 از نظر ظاهری به شكل‌های(a)3 و 6 نزدیك است ولی از آنجا كه شكل(a)3 و (b)3 رابطه ورودی ـ خروجی معادل دارند این بحث به هر سه پیاده سازی قابل اعمال است و در واقع عمومی‌تر می باشد. همه بلوك‌ها در شكل(a)7 زمان پیوسته هستند؛ به طور خاص، هیچ نمونه برداری در CT DAC وجود ندارد و هیچ زمان سنجی بیت‌ها را در ثبات‌های CT DSP حركت نمی‌دهد. وضوح هر بلوك در این تصویر مشخص شده است.
اولین قدم جهت‌‌ساده سازی شكل(a)7 آن است كه در نظر داشته باشیم كه هر CT DA، M بیتی حقیقی می‌تواند به صورت تركیب سری یك DAC ایده آل(یعنی دارای تفكیك نامتناهی و خطی بودن كامل) و یک پله‌ای ساز با وضوح M بیت نشان داده شود، همانگونه که در شکل(b)7 نشان داده شده است. رابطه ورودی ـ خروجی یکسان است، هر دو یک ورودی با عرض P بیت دریافت می‌کنند و یک سیگنال آنالوگ در خروجی ایجاد می‌کنند که دامنه آن به تعداد محدودی سطح محدود شده است، که این تعداد به قدرت وضوح M بیتی مربوط می‌باشد.
…
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
3- پله‌ای ساز زمان پیوسته ورودی‌های قطعی متقارن
همانگونه كه در بخش 1 اشاره شده باند مورد نظر برای یك سیستم رایج، كه در شكل(a)1 نشان داده شده است می‌باشد. در نتیجه سیستم CT DAC-DSP-DACكه سیستم رایج با آن مقایسه می‌شود، خروجی (t)y آن در بازه فركانسی یكسان بررسی خواهد شد. تحلیل بخش قبلی و شكل(d)7 به ما این انگیزه را می‌دهد كه در اولین قدم در تحلیل چگونگی عملكرد بر روی ورودی یك CT DAC-DSP-DAC ، به مطالعه پله‌ای سازی در حالت زمان پیوسته بپردازیم. در نتیجه پله‌ای سازیCT در اینجا ، با توجه به طیف(t)q حداكثر تا فركانس داده شده بررسی خواهد شد. ( جهت مقایسه با سیستم رایج).
گرچه پروسه درون یك پله‌ای ساز CT غیر خطی می‌باشد، خروجی می‌تواند برای گروه‌های خاصی از ورودی‌ها به صورت فرم بسته بدست آید. این بخش پله‌ای سازی CT گروه خاصی از ورودی‌های قطعی متقارن را تحلیل می‌كند، كه در زیر توصیف شده‌اند، و بر روی ورودی‌های سینوسی یكتا با دامنه دلخواه تمركز می‌كند. ورودی‌های سینوسی یكتا قبلاً بوسیله كلاویر ]20[ مورد بررسی قرار گرفته‌اند، با این فرض كه دامنه ورودی سینوسی دقیقاً عددی صحیح از سطوح پله‌ای ساز است. روش در نظر گرفته شده فرض می‌كند كه دامنه ورودی سینوسی مشخص شده است و پله‌ای ساز N بیتی به گونه‌ای طراحی شده كه كاملاً متناسب با ورودی سینوسی باشد. اما، این باعث یك محدودیت مهم بر روی شكل موج خطا نزدیك به قله‌های سیگنال سینوسی می‌گردد كه خطا را دقیقاً در این نقاط به صفر می‌رساند.
نتایج قبلی ما در زیر خلاصه شده‌اند. خواننده برای جزئیات نحوه بدست آوردن نتایج به مرجع]12[ مراجعه نماید. توجه كنید كه این روش با روش توابع بسل كه در]22،21[ آورده شده یا با توابع مشخصه عمومی سازی شده در]23[ متفاوت است.
رابطه ورودی ـ خروجی یك پله‌ای ساز یكنواخت در شكل8 نشان داده شده است. پله‌ای ساز در بازه]1 1-[ گنجانده شده است برای ورودی و خروجی، و این كار باعث ایجاد اندازه پله N2/2 = می‌شود. شكل9 شكل موج‌های نمونه در ورودی و خروجی یك پله‌ای سازیCT را نشان می‌دهد. تصویر بالایی در شكل 9 برای ورودی سینوسی است؛ ورودی پایینی نیز تقارن مورد نیاز را تأمین می‌كند، با تعقیب مابین t=0 و t=T/4، كه T=1 و یك ثابت است ( در اینجا برای عمومی سازی آورده شده است، برای جزئیات بیشتر به]12[مراجعه كنید). باقیمانده شكل موج بوسیله تقارن ساخته می‌شود.
هردو سیگنال ورودی در شكل9 دارای دامنه A=XMAX می‌باشند كه XMAX حداكثر دامنه‌ای است كه تقارن فرد در خصوصیات انتقال را حفظ می‌كند (شكل8 را مشاهده كنید). برای یك پله‌ای ساز N بیتی یكنواخت میان-گامی نرمال شده، همانند آنچه كه در شكل8 آمده است، XMAX به صورت زیر است:
…
3-1. ورودی سینوسی
حالت خروجی یك پله‌ای سازی N بیتی با ورودی سینوسی با دامنه دلخواه A در مرجع]12[ بررسی شده است. این حالت در اینجا دوباره بررسی خواهد شد زیرا نتایج با جزئیات بیشتر ارائه شده است و منجر به بحث گسترده‌تری می‌شوند. از مرجع]12[ داریم كه، مقادیر di برای یك سیگنال سینوسی با دامنه A كه از یك پله‌ای ساز میان ـ گامیN بیتی با اندازه گام بیتی با اندازه گام عبور می‌كند، برابرند با:
…
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
4- پله‌ای ساز زمان پیوسته ورودی‌های گوسی
یك گروه پیچیده‌تر از سیگنال‌ها كه باید مدنظر قرار بگیرند آنهایی كه هستند كه دارای یك تابع چگالی احتمال گوسی در دامنه می‌باشند كه به فركانس محدود شده است]12[. بنت(Bennet)]26[ توصیف دقیقی از نویز سفید گوسی باند محدود كه از یك پله‌ای ساز زمان پیوسته N بیتی گذشته، ارائه نموده است. او اندازه منطقه بدون اضافه بار پله‌ای ساز را 4 برابر اندازه rms ورودی تعریف می‌كند، كه احتمال اضافه بار را بسیار كم می نماید]27[. تحلیل او از ورودی‌های با طیف قدرت مسطح می‌تواند به گونه ای گسترش یابد كه شامل همه ورودی‌های گوسی باند محدود شود. عبارت حاصل برای Psd نرمال شده خروجی پله‌ای ساز زمان پیوسته برابر است با (مرجع]12[ را برای جزئیات و توضیح دوباره عبارت‌ها مشاهده نمایید):
…
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
5- ورودی دو نوایی (Two-tone)
نمایش یك آزمایش دو نوایی در شكل 17 مشاهد می‌شود با این هدف كه مقایسه‌ای دیگر بررسی شود كه در آن طیف خروجی به صورت شهودی درك می‌گردد. با در نظر گرفتن دو نوا در فركانس‌های 1¦ و 2¦ درون سیستم غیر خطی نواهای خروجی به صورت با اعداد صحیح m و n بدست می‌آیند[22]. نمودار بالایی در شكل 17 نشان دهنده طیف خروجی یك پله‌ای ساز زمان پیوسته 4 بیتی با ورودی در فركانس‌های kHz 1/1 می‌باشد. دوره تناوب مشترك ms10 است كه متناظر با فركانس Hz می باشد.
…
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
6- نتیجه گیری
در این مقاله تحلیلی بر پر دازنده‌های سیگنال دیجیتال كه در زمان پیوسته عمل می‌كنند، ارائه شد. ما كاهش خطای پله‌ای سازی درون باندی را از طریق مقایسه یك CT DAC-DSP-DAC با یك سیستم نمونه‌برداری شده نایكویستی برای ورودی‌های خاص، كمی سازی كردیم. كاهش خطای درون باندی ناشی از عدم نمونه‌برداری و در نتیجه عدم وجود مشابه نمایی در CT DAC-DSP-DACپیشنهادی می‌باشد. ما یك سیستم هم ارزی بدست آوردیم تا تحلیل یك سیستم CT DAC-DSP-DACرا ساده كنیم. این ساده سازی ، مقایسه با سیستمهای DSP رایج را به مطالعه پله‌ای ساز‌ها و طیف خروجی آنها در یك بازه فركانسی مورد نظر، تقلیل می‌دهد.
برای سیگنال‌های سینوسی یكتا كاهش خطای پله‌ای سازی درون باندی بسته به اندازه دامنه تغییر می‌كند، با این وجود برای یك سیستم 8 بیتی حداقل بهبود برای دامنه‌های بزرگ و فركانس‌های نسبتاً زیاد، برابر باdB10 است، هنگامی كه مؤلفه‌های اغتشاش كمی درون باند قرار می‌گیرند. برای ورودی‌های گوسی، هنگامی كه برای قرارگیری در بازه ورودی CT DAC به صورت مناسب تغییر اندازه داده شده‌اند، كاهش توان خطای پله‌ای سازی درون باندی برای یك سیستم با یك CT DAC8 بیتی، نزدیك به dB25 می‌باشد. این بهبودها ناشی از اطلاع دقیق CT DAC-DSP-DACها از زمان گذر ورودی از سطوح پله‌ای ساز می‌باشد.
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
لطفا به جای کپی مقالات با خرید آنها به قیمتی بسیار متناسب مشخص شده ما را در ارانه هر چه بیشتر مقالات و مضامین ترجمه شده علمی و بهبود محتویات سایت ایران ترجمه یاری دهید.
