پوشش سیلیکون ‌ بر عایق – SOI – فصل۱

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱ – ایران ترجمه – Irantarjomeh

مقالات ترجمه شده آماده گروه برق – الکترونیک

مقالات ترجمه شده آماده کل گروه های دانشگاهی

مقالات

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱

پوشش سیلیکون ‌ بر عایق  SOI

فصل ۱

مقدمه

۱-۱٫ چرا باید از « پوشش سیلیکون ‌ بر عایق» (SOI) استفاده نمود؟

کاهش توان مصرفی بعنوان یکی از مهمترین مسایل مورد بحث در زمینه تکنولوژی مدار LSI (مدارات مجتمع بزرگ) مطرح می‌باشد. ادوات Si– بالک هم اکنون با یکسری از محدودیتهای فیزیکی اصلی مواجه می‌باشند. در بین این مشکلات کاهش قابلیت تحرک حامل، بواسطه پراکنش ناخالصی، افزایش جریان تونلینگ گیت، بواسطه نازکتر شدن عایق گیت و افزایش میزان نشتی پیوند – p-n بعلت کاهش سطح پیوند، بچشم می‌خوردند. این رویه‌ها باعث خواهد شد تا روال تعیین مقیاس متعارف از امکان‌پذیری کمتر و کمتری برخوردار شود. در نتیجه، ولتاژ اعمالی بیش از آن چیزی خواهد شد که برای ادوات کاهش مقیاس داده شده، جهت حاصل آوردن سرعت مطلوب خود در عملکرد، مورد نیاز می‌باشد. این خصیصه قطعا برای MPUها (واحدهای ریزپردازنده)، که سرعت از اولویت بالایی برای آنها برخوردار می‌باشد، نیز صادق خواهد بود. گرمایی که بوسیله واحدهای ریزپردازنده امروزی تولید می‌شود تقریبا نزدیک به سطح آستانه تحمل سیستمهای خنک کننده یا کولینگ متعارف می‌باشد. از طرف دیگر، روالهای محاسباتی شبکه فراگیر در زندگی روزمره امروزی ما، بواسطه راحتی و تسهیلات بسیاری که این روالها فراهم می‌آورند، بعنوان یک واقعیت تلقی شده‌اند. شاخص مشهود این رویه را می‌توان در افزایش تعداد تلفنهای موبایل، دیکشنریهای الکترونیکی، مجموعه بازیها و سیستمهای دستیار دیجیتال شخصی (PDAها)، در نظر گرفت. در این سیستمها، امر کاهش توان مصرفی تا حد ممکن جهت افزایش طول عمر باطری از جمله ضروریات و الزامات حتمی بشمار می‌آید.

تکنولوژی پوشش سیلیکون ‌ بر عایق (SOI) ظرفیت خازنی اندکی را به نمایش می‌گذارد که خود باعث بوجود آمدن رویه عملیاتی با سرعت بالا خواهد شد. این بدان معنا است که ولتاژ تغذیه را می‌توان بگونه‌ای کمتر نمود تا میزان توان مصرفی کاهش یابد و در عین حال سرعت کافی نیز فراهم گردد. با این وجود، مزیت‌های تکنولوژی SOI محدود به سرعت و توان نمی‌باشد. آنها از سختی تابشی مناسبی برخوردار می‌باشند که خود بعنوان قابلیتی بشمار می‌آید که می‌تواند در برابر دماهای بالا پایداری داشته باشد و از مزیت کار با ولتاژهای بالا نیز بهره‌مند است. این تکنولوژی همچنین باعث بوجود آمدن قابلیت تولید سیستم‌های میکرو الکترو ـ مکانیکی (MEMS) برای رویه‌های کنترلی خواهد شد. بعلاوه، این ویژگی باعث بروز انعطاف‌پذیری در طراحی ادوات می‌گردد، بطور مثال، ویژگی‌های اساسی زیرلایه را می‌توان مستقل از لایه‌ افزاره تعیین نمود، چرا که عایق ادوات را از لایه زیرین آن منفک می‌نماید.

یک SOI MOSFET  کاملا – تخلیه شده (FD) که در این کتاب مورد بحث قرار گرفته است بعنوان نوع خاصی از SOI MOSFET مطرح می‌باشد. علاوه بر سرعت بالا و توان اندک، این سیستم دارای ویژگی زیر آستانه‌ای تند، اثرات بدنه شناور جزئی و اثرات اندک کانال کوتاه می‌باشد.

هدف از این فصل فراهم آوردن اطلاعات پایه در زمینه SOI و FD-SOI MOSFETs می‌باشد. مباحثی که در بردارنده ساختار بستر SOI است، تاریخچه این تکنولوژی، تفاوت بین FD و PD-SOI MOSFETs و کاربردهای تکنولوژی SOI، در این مقاله مورد بحث قرار می‌گیرند.

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱

۲-۱٫ SOI چیست؟  – ساختار

شکل ۱-۱ ساختارهای Si– بالک و بستر SOI را مورد مقایسه قرار می‌دهد. خصیصه کلیدی ساختار SOI قرار گرفتن یک لایه دی‌اکسید سیلیکون درست زیر سطح می‌باشد. این مضمون تحت عنوان اکسید مدفون (BOX) خوانده می‌شود و از طریق اکسیداسیون Si یا کاشت اکسیژن در Si، که بعدا تشریح خواهد شد، ساخته می‌شود. با توجه به لایه Si نازک بر روی BOX، در صورتی که این لایه یک تک بلور باشد، MOSFETs ساخته شده در آن به نام ادوات SOI خوانده می‌شوند، اما در صورتی که این لایه چند بلوره باشد، آنها را به نام ترانزیستورهای لایه ـ‌ نازک (TFT) می‌خوانند، که جزء طبقه‌بندی متفاوتی از این ادوات بشمار می‌آید. این لایه به نام لایه Si بالایی، لایه SOI، یا عینا لایه Si خوانده می‌شود. زیر لایه Si که در زیر BOX قرار دارد نیز تحت عنوان بستر – Si، یا بستر پشتیبان، ویفر نگهدارنده یا ویفر پایه معروف است. عبارتهای نظیر بدنه Si یا بدنه SOI در حقیقت به بخشی از لایه SOI اشاره دارند که تشکیل دهنده بدنه کلی یک MOSFET می‌باشد.

محدوده ضخامت لایه‌های SOI و BOX در شکل ۱-۱ جزء محدوده‌ای می‌باشد که بصورت معمول در کاربردهای LSI استعمال می‌شود. شکل ۲-۱ معرف نمودار کاربردهای SOI و نشان دهنده این دو ضخامت در برابر یکدیگر است. استفاده از یک BOX با ضخامت چند میکرونی برای MEMS، که در آن بخشهای مکانیکی در لایه SOI ساخته می‌شوند و برای کاربردهای توان بالا، که می‌بایست در برابر ولتاژهای بالای چند ده یا چند صد ولتی مقاومت کنند، بعنوان یک امر شایع بشمار می‌آید. برای کاربردهای CMOS LSL، که جزء موارد اصلی بشمار می‌آیند، ضخامت لایه SOI برای ادوات جزئی تخلیه شده (PD) و کاملا تخلیه شده (FD) متفاوت می‌باشد. خصیصه‌های این ادوات بعدا به تفصیل مورد بحث قرار خواهند گرفت، اما در اینجا ذکر این نکته الزامی می‌باشد که ضخامت لایه SOI برای یک FD-SOI MOSFET معمولا در حدود یک سوم طول موثر کانال تنظیم می‌گردد تا از جریان مسدود کننده جلوگیری بعمل آید. بنابراین، لایه SOI در ادوات FD در مقایسه با PD-SOI بسیار نازکتر خواهد بود. علاوه بر این، با توجه به کاهش مقیاس ادوات این لایه نیز نازکتر خواهد  شد.

…

۳-۱٫ مزایای SOI

لایه BOX مزیت‌های بیشماری را در مقایسه با همتایان Si– بالک خود برای SOI-MOSFETs بوجود می‌آورد. مورد لیست شده ذیل برای ادوات PD و FD-SOI شایع مد نظر می‌باشد. مواردی که برای ساختار FD-SOI مشخص شده‌اند در بخش ۵-۱ تشریح شده و جزئیات آنها به تفصیل در فصل ۲ ذکر خواهند شد.

الف. ظرفیت جزئی درین- به – بستر

شکل ۳-۱ نشان دهنده نمودار شماتیک ظرفیت‌های موجود در Si– بالک و MOSFETs SOI می‌باشد. در ادوات SOI، ظرفیت بین درین (سورس) و بستر به میزان جزئی کوچک می‌باشد که علت آن ثابت دی‌الکتریک SiO₂ است که کمتر از نوع Si و ضخامت BOX خواهد بود. این مورد کمک خواهد نمود تا سرعت سوئیچینگ ادوات CMOS بیشتر شود، همانگونه که می‌توان این موضوع را در ارتباط توان مصرفی و زمان دسترسی برای یک SRAM 4-Mb در شکل ۴-۱ مشاهده نمود. برای یک سرعت دسترسی عرضه شده، ادوات SOI تنها نیمی تا یک سوم از توان ادوات Si– بالک را مصرف می‌کنند و برای یک مصرف توان مشخص شده، آنها ۲۰ الی ۲۵% سریع‌تر می‌باشند. این میزان ارتقا برای SOI CMOS متعارف خواهد بود. علاوه بر این ذکر این موضوع قابل توجه می‌باشد که این ارتقای بدست آمده در سرعت تقریبا مترادف با میزان عملکرد حاصل شده از طریق پرش به جلو در تکنولوژی به میزان یک نسل می‌باشد.

…

ب. بایاس بدنه مثبت و بهبود سرعت گیتهای پشته شده

بایاس بدنه مستقل SOI MOSFETs آنها را در ساختار گیت پشته شده سریع‌تر می‌سازد. در گیت‌های پشته شده با Si– بالک MOSFETs در شکل ۵-۱، بایاس بدنه منفی ترانزیستور دایره‌ای از طریق جریان اتصال به زمین ایجاد می‌شود. این امر باعث افزایش ولتاژ آستانه‌ای و کاهش سرعت عملیات می‌شود. در مقابل، بایاس حجمی پشته شده SOI MOSFETs مثبت می‌باشد، چرا که ارزش آن بین بایاس‌های سورس و درین می‌باشد. این امر یک ولتاژ آستانه‌ای کمتر را برای ترانزیستورهای پشته شده بوجود می‌آورد و از اینرو باعث ارتقای سرعت عملیاتی خواهد شد. ذکر این نکته ضروری است که مزیت گیت‌های پشته شده آن است که آنها قابلیت کاهش حجم یا مساحت اشغال شده بوسیله مدار را خواهند داشت.

…

ج. عدم قفل شدگی (لچ‌آپ)

حالت قفل شدگی به هنگامی رخ خواهد داد که تریستور پارازیتی p-n-p-n (یا n-p-n-p) در داخل ساختار CMOS فعال شود که خود باعث محدود شدن ولتاژ حداکثری اعمالی خواهد شد. شکل ۶-۱ معرف آن است که، به غیر از یک افزاره Si– بالک، هیچگونه تریستور پارازیتی در ادوات SOI وجود نخواهد داشت. در نتیجه، این سیستم عاری از حالت قفل شدگی می‌باشد و بنابراین هیچگونه نیازی برای بهره‌گیری از یک چارچوب مدار خاص جهت ممانعت از این خصیصه و یا پردازش افزاره خاص، نظیر افزاره‌هایی که قابلیت بوجود آوردن یک ناحیه با ضریب مقاومتی پایین مدفون شده را داشته باشد، نخواهد بود.

…

د. ایزوله‌سازی ایده‌آل افزاره و سطح جانمایی کمتر برای پیاده‌سازی طرح

ادوات SOI با استفاده از یک لایه عایق بصورت افقی از یکدیگر ایزوله شده‌اند و همچنین آنها بصورت عمودی نیز با استفاده از BOX از بستر ایزوله شده‌اند که عایق مطلوبی را سبب می‌شود. در نتیجه، ادوات را می‌توان بصورت نزدیک‌تر به یکدیگر و فشرده در مقایسه با ادوات بالک قرار داد. علاوه بر این نواحی نفوذ n⁺  و p⁺  در خروجی اینورتر CMOS را می‌توان بطور مستقیم، همانگونه که در شکل ۶-۱ نشان داده شده است، به یکدیگر متصل نمود، که خود باعث می‌شود تا مساحت افزاره کمتر از ادوات بالک گردد. فرآیند ایزولاسیون گودال ـ کم عمق (STI) نیز یکی از موارد ساده‌تر بشمار می‌آید، چرا که شیاری که باید آن را پر نمود بسیار کم عمق می‌باشد.

…

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱

ه. مصونیت مناسب خطای ـ‌ نرم

ادوات SOI سختی تابشی قابل توجهی را در برابر ذرات آلفا، نوترون‌ها و ذرات دیگر از خود نشان می‌دهند. ذرات آلفا ناشی از اثرات مقادیری از عناصر رادیو اکتیو در مواد IC می‌باشند. آنها دارای انرژی حدودا ۵ MeV هستند، که خود باعث می‌شود تا قابلیت نفوذ به Si تا عمق حدودا ۲۵ میکرومتر حاصل شود. در طی این نفوذ، آنها زوج حفره الکترونی را تولید نموده که خود باعث بوجود آمدن بارهای الکتریکی منفی و مثبت در حدود ۱۰fC در هر میکرون می‌گردد. این میزان برای تخریب بار الکتریکی حافظه یک سلول DRAM و یا ایجاد اغتشاش در وضعیت حافظه یک SRAM کافی خواهد بود. نوترون‌ها که بواسطه پرتوهای کیهانی ثانویه بوجود آمده‌اند نیز قابلیت بوجود آوردن خطاهای نرم را خواهند داشت.

…

و. نشت پیوند p-n به میزان اندک

جریان نشتی پیوند p-n به میزان قابل توجهی در یک ساختار SOI کمتر می‌باشد، چرا که ناخالصی‌ها در نواحی n⁺  و p⁺  بطور عمیقی در لایه Si نفوذ می‌کنند و باعث برجای گذاشتن یک پیوند p-n تنها در حایل ناحیه انتشار یافته می‌شوند. جریان نشتی کم پیوند p-n بطور معمول در اکثر سیستم‌های کاربردی سودمند می‌باشد، اما در کاربردهایی که نیاز به برق اضطراری اندکی می‌باشد، نظیر تلفن‌های موبایل و PDAها، این مسئله از اهمیت ویژه‌ای برخوردار می‌باشد، چرا که موجب قابلیت افزایش طول عمر باتری می‌شود.

…

۴-۱٫ تاریخچه توسعه تکنولوژی SOI

این بخش نسبت به بررسی تاریخچه توسعه تکنولوژی SOI اقدام می‌کند. قبل از آنکه تکنولوژی SOI برای تولید ULSIها بکار گرفته شود، می‌بایست طیف وسیعی از مسائل شامل مواد برای ویفرهای SOI تا طراحی ادوات و مدارها را حل نمود. این مشکلات از طریق بروز ایده‌های جدید و وافر و همچنین تلاشهای تحقیقاتی بسیار مرتفع شده‌اند. جدول ۲-۱ رخدادهای مهمی که در طول تاریخچه تکنولوژی SOI وجود داشته‌اند را نشان می‌دهد.

…

۵-۱٫ SOI MOSFETs جزئی تهی شده (PD) و کاملا تهی شده (FD) و MOSFETs آتی

همانگونه که قبلا ذکر شد،  SOI MOSFETs کاملا تهی شده (FD)، از مزیتهای بسیاری در مقایسه با نوع جزئی- تهی شده برخوردار هستند. این بخش بطور اختصار نسبت به تشریح خصیصه‌های ساختاری و ویژگیهای الکتریکی آنها اقدام می‌نماید.

شکل ۱۴-۱ معرف شماتیک سطح مقطع SOI MOSFETs نوع PD و FD می‌باشد. خصیصه کلیدی FD-SOI MOSFET آن است ناحیه تهی بسمت انتهای لایه Si تداوم می‌یابد. در نتیجه، محدوده بدنه، همانگونه که از نام آن بر می‌آید، کاملا تهی می‌شود. مزیت این سیستم آن است که اثرات بدنه شناور به میزان زیادی کاهش می‌یابد.

…

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱

۶-۱٫ خلاصه

پس از سالیان بیشمار از گذشت تحقیق و توسعه، تکنولوژی SOI در نهایت تبدیل به واقعیت شده است. کاربردهای این تکنولوژی در محدوده گسترده‌ای قرار داشته و طیفی از واحدهای میکروپروسسور (MPUs) و LSIهای توان – پایین الی سیگنال- ترکیبی/ RF و مدارهای ولتاژ بالا را تشکیل می‌دهند. خصیصه‌های خاص FD-SOI MOSFETs باعث فرو نشاندن اثرات بدنه شناوری شده است. علاوه بر این، مقاومت بالاتر آنها در برابر وپژگی سوارخ شدگی، قابلیت تحرک حامل بالا، مشخصات شیب زیر آستانه‌ای و غیره باعث شده است تا قابلیت ساخت MOSFETهای دارای مقیاس کوچکتر و با توان عملیاتی بالا و ولتاژ پایین فراهم شود.

پوشش سیلیکون ‌ بر عایق – SOI – فصل۱